Alors qu’Intel voit sa gigafab prendre du retard avant même le début de sa construction pour des raisons environnementales, et que la gue-guerre des finesses de gravure fait rage — gardez toutefois votre esprit critique à lecture de billet, particulièrement suivant la période fin-mars —, voilà que Samsung relance le débat de kiki dépose le moins de silicium sur un wafer. En effet, la firme a annoncé tenir un forum traitant de ses intentions futures : une bonne vieille roadmap comme on les aime, quoi !
C’est là que s’arrêtent les faits, et que la spéculation commence : ce serait le moment idéal pour présenter un procédé « de classe 1 nm ». Pour rappel, cela signifie que l’espace entre deux transistors gravés ferait 1 nm si l’on utilisait les principes des technologies des gravures il y a 15 ans… ce que l’on ne fait pas ; c’est pourquoi la firme autoévalue l’équivalence de son procédé pour sortir un nombre dans lequel notre confiance est fatalement modérée. Reste que, au-delà du chiffre se cachent des évolutions indéniables des méthodes de lithographie ! Cette parenthèse fermée, Samsung, bien que minoritaire sur le marché de la gravure haute performance, serait suffisamment avancé pour préparer une production de masse du procédé dès 2026, soit un an plus tôt que sa date originelle supposée (ça, c’est de l’info). Après un renommage le mois dernier dernier de son « 3 nm » en « 2 nm » (techniquement du SF3 en SF2), difficile de mettre ce 1 nm en perspective, surtout sans détail technique — si ce n’est que cela ira au-delà du GAAFET niveau performance/densité/consommation. Affaire à suivre ! (Source : BusinessKorea)
c'est sympa de préparer l'avenir mais le 3 nm est déjà pas la sauf de rare puce donc bon .....
C'est l'annonce de la roadmap, donc c'est normal de parler de produits encore au stade R&D pour le coup :)
Oui mais quand tsmc parle du 2 nm et d'après il maîtrise déjà son 3 nm