JEDEC prépare le terrain pour une nouvelle génération de DDR5 plus rapide !

Le standard DDR5 va fêter ses 4 ans d’existence en octobre prochain. À l’époque, le JEDEC et ses membres avaient publié des spécifications officielles pour des modules jusqu’à la DDR5-6400.  Bien entendu, ça n’a pas empêché les fabricants de proposer déjà des kits plus rapides entre-temps, mais c’est alors considéré comme de l’overclocking, généralement via EXPO ou XMP, et dont le bon fonctionnement n’est jamais garanti et est dépendant d’un certain nombre de facteurs matériels. Cependant, en 2020, l’organisme avait également déjà confirmé travailler sur des spécifications jusqu’à la DDR5-8400. Bref, l’extension du standard DDR5 annoncée il y a quelques jours était donc dans les œuvres depuis longtemps. Mais plutôt que de s’arrêter à 8400 MT/s, le JEDEC a d’emblée repoussé la barre du standard à 8800 MT/s ! En tout, ce sont 6 nouveaux niveaux qui ont été ajoutés. En voici les spécifications complètes :

Comme vous pouvez le voir, le JEDEC cherche tant bien que mal à conserver une latence standard de 14 ns quelle que soit la fréquence, ce qui se traduit forcément par des timings principaux toujours plus détendus, pas le choix ! En gardant à l’esprit que ces valeurs valent ici pour les puces de qualité "A". Mais pour les puces "C", les timings seront par exemple de 78-77-77 avec la DDR5-8800. Naturellement, les performances en souffriront. En contrepartie, la bande passante augmente, ouf ! Il va de soi que ces spécifications ne risquent pas de satisfaire les utilisateurs les plus exigeants, elles sont avant tout pensées pour les pros et les serveurs en particulier.

En ce qui nous concerne, attendons de voir jusqu’à quel point les fabricants de mémoire arriveront à proposer mieux - hors spécifications JEDEC - avec leurs profils XMP/EXPO, de manière fiable et sans tout faire cramer. Le kit commercial le plus rapide se trouve chez G.Skill, la Trident Z5 RGB DDR5-8400 de 48 Go. Cependant, des overclockeurs ont déjà réussi à dépasser la barre des 10 000 MT/s. En somme, il y a donc visiblement encore de la marge et il y a fort à parier que le premier kit commercial DDR5-10000 ne saurait à présent plus trop tarder ! Mais encore faudra-t-il trouver la carte mère et le CPU avec un contrôleur mémoire apte à faire fonctionner ça correctement. Logiquement, les prochaines générations de CPU devraient adopter un standard DDR5 plus élevé. À ce jour, les Core 14000 "Raptor Lake Refresh" supportent nativement la DDR5-5600, les Ryzen 7000 "Raphael" la DDR5-5200. Chez Intel, la montée en fréquence semble toujours mieux admise, tandis que la DDR5-6000 reste le "sweet spot" pour les Ryzen, même si les derniers AGESA permettent désormais de monter plus haut plus facilement.

JESD79-5C introduces an innovative solution to improve DRAM data integrity called Per-Row Activation Counting (PRAC).  PRAC precisely counts DRAM activations on a wordline granularity. When PRAC-enabled DRAM detects an excessive number of activations, it alerts the system to pause traffic and to designate time for mitigative measures. These interrelated actions underpin PRAC's ability to provide a fundamentally accurate and predictable approach for addressing data integrity challenges through close coordination between the DRAM and the system.

Additional features offered in JESD79-5C DDR5 include:

• Expansion of timing parameters definition from 6800 Mbps to 8800 Mbps
• Inclusion of DRAM core timings and Tx/Rx AC timings extended up to 8800 Mbps, compared to the previous version which supported only up to 6400 timing parameters and partial pieces up to 7200 DRAM core timings
• Introduction of Self-Refresh Exit Clock Sync for I/O Training Optimization
• Incorporation of DDP (Dual-Die Package) timings
• Deprecation of PASR (Partial Array Self Refresh) to address security concerns

Enfin, le JEDEC en a aussi profité pour toucher à d’autres trucs, comme vous pouvez le lire ci-dessus. Notablement, l’introduction du PRAC parait avoir pour but de protéger contre les attaques de type "rowhammer", une vulnérabilité découverte dans la DDR4 et DDR5. Cependant, le communiqué officiel ne le dit pas clairement. Grosso modo, PRAC va permettre à la DDR5 de compter le nombre de fois qu’une rangée a été activée, de donner cette information au contrôleur de mémoire, afin que celui-ci puisse alors déterminer si une ligne de mémoire a été excessivement activée et risque de provoquer le basculement des bits d’une ligne voisine. Le cas échéant, il pourra forcer un retour pour permettre à la ligne voisine de se rafraîchir correctement et aux données de se stabiliser à nouveau. Toutefois, il n’est pas à écarter que cette technique ait un impact, même léger, sur les performances.

Et voilà, vous savez tout ! (Source : JEDEC, Anandtech)